第1章　电子设计自动化（EDA）与硬件描述语言（HDL）
  1.1　Top-down设计方法
  1.2　Top-down设计步骤
  1.3　Top-down设计方法的特点和优势
   1.3.1　Top-down设计方法的特点
   1.3.2　Top-down设计方法的优势
  1.4　硬件描述语言（HDL）的特点
  1.5　VHDL的特点
  1.6　VHDL的应用
   1.6.1　FPGA/CPLD与ASIC——两种物理实现
   1.6.2　知识产权（IP）核
  习题
 第2章　VHDL程序的基本结构
  2.1　HDL程序组成部分
   2.1.1　VHDL程序组成部分
   2.1.2　基本设计单元的构成
  2.2　VHDL程序的基本构成格式
   2.2.1　基本构成格式
   2.2.2　实体的结构
   2.2.3　构造体的结构
  习题
 第3章　VHDL构造体的描述方式
  3.1　VHDL构造体描述方式
  3.2　构造体的3种描述方式
   3.2.1　构造体的行为描述方式
   3.2.2　构造体的ＲＴＬ描述方式
   3.2.3　构造体的结构描述方式
  习题
 第4章　VHDL中的语言要素
  4.1　标识符和操作符
   4.1.1　标识符
   4.1.2　操作符
  4.2　数据类型
   4.2.1　纯量类型
   4.2.2　复合类型
   4.2.3　存取类型
   4.2.4　文件类型
  4.3　数据对象
  4.4　对象的声明
   4.4.1　常量声明
   4.4.2　变量声明
   4.4.3　信号声明
   4.4.4　文件声明
  习题
 第5章　VHDL的主要描述语句
  5.1　概述
  5.2　描述行为的语句
   5.2.1　对象的赋值
   5.2.2　并行信号赋值语句
   5.2.3　进程语句
   5.2.4　顺序赋值语句
   5.2.5　顺序控制语句
   5.2.6　断言语句
   5.2.7　子程序
   5.2.8　块语句
  5.3　描述结构的语句
   5.3.1　元件的说明
   5.3.2　元件的引用
   5.3.3　结构描述中的信号
   5.3.4　规则结构
   5.3.5　参数化设计
  5.4　描述行为和描述结构语句的混合描述
  习题
 第6章　VHDL的设计共享
  6.1　程序包
  6.2　库
   6.2.1　预定义库
   6.2.2　库与库单元的可见性
  6.3　元件配置
   6.3.1　用配置语句描述实体与构造体之间的连接关系
   6.3.2　用配置语句描述层与层之间的连接关系
  习题
 第7章　基本逻辑电路设计
  7.1　组合逻辑电路设计
   7.1.1　门电路
   7.1.2　编、译码器与选择器
   7.1.3　交通信号灯问题电路
  7.2　时序电路设计
   7.2.1　时钟信号和复位信号
   7.2.2　锁存器
   7.2.3　寄存器
   7.2.4　存储器
  习题
 第8章　VHDL仿真
  8.1　工具简介
  8.2　仿真
   8.2.1　VHDL代码的输入
   8.2.2　仿真
  习题
 第9章　VHDL的综合
  9.1　概述
  9.2　VHDL的综合设计过程
  习题
 附录
  附录A　电子设计自动化课程测试题
  附录B　VHDL保留字
  附录C　EDA工具软件一览表
  附录D　部分FPGA厂家名录
 参考文献