第1章 数字电路基础 （1）__eol__1.1 数字信号和数字信息 （1）__eol__1.1.1 数字技术的由来 （1）__eol__1.1.2 数字信号的抗干扰能力 （2）__eol__1.1.3 数字电路中的信息表示 （4）__eol__1.1.4 数字电路中的信息传输 （5）__eol__1.2 数字电路中的数与码 （6）__eol__1.2.1 数制 （6）__eol__1.2.2 常用数制之间的转换 （8）__eol__1.2.3 无符号二进制数的算术运算 （11）__eol__1.2.4 有符号二进制数的表示 （11）__eol__1.2.5 码制及编码 （15）__eol__1.3 逻辑代数 （17）__eol__1.3.1 基本逻辑运算 （17）__eol__1.3.2 复合逻辑运算 （18）__eol__1.3.3 公理 （20）__eol__1.3.4 基本定律 （20）__eol__1.3.5 基本定理 （21）__eol__本章小结 （22）__eol__习题1 （22）__eol__第2章 逻辑门 （24）__eol__2.1 基本逻辑门 （24）__eol__2.1.1 逻辑门系列 （24）__eol__2.1.2 基本逻辑门符号及波形 （25）__eol__2.2 高、低电平的获得 （28）__eol__2.3 二极管逻辑门 （28）__eol__2.4 CMOS门 （29）__eol__2.4.1 MOS管 （30）__eol__2.4.2 CMOS反相器 （30）__eol__2.4.3 CMOS与非门 （31）__eol__2.4.4 CMOS或非门 （31）__eol__2.4.5 CMOS缓冲器 （32）__eol__2.4.6 CMOS门的电气特性 （32）__eol__2.5 其他类型的CMOS门 （35）__eol__本章小结 （37）__eol__习题2 （37）__eol__第3章 逻辑函数及组合逻辑电路 （38）__eol__3.1 逻辑函数的表示 （38）__eol__3.1.1 逻辑函数的一般表示 （38）__eol__3.1.2 逻辑式的标准形式1 （41）__eol__3.1.3 逻辑式的标准形式2 （42）__eol__3.1.4 逻辑式标准形式之间的转换 （44）__eol__3.2 逻辑函数的化简与转换 （46）__eol__3.2.1 逻辑函数的化简 （46）__eol__3.2.2 逻辑式的变换 （50）__eol__3.3 组合逻辑电路分析 （51）__eol__3.4 组合逻辑电路设计 （53）__eol__本章小结 （55）__eol__习题3 （56）__eol__第4章 常用组合逻辑电路及层次化设计 （58）__eol__4.1 常用组合逻辑电路 （58）__eol__4.1.1 加法器 （58）__eol__4.1.2 译码器 （61）__eol__4.1.3 数据选择器 （65）__eol__4.1.4 编码器 （68）__eol__4.1.5 数值比较器 （69）__eol__4.2 层次化和模块化设计 （71）__eol__4.2.1 编码器扩展 （71）__eol__4.2.2 译码器扩展 （73）__eol__4.2.3 数据选择器扩展 （74）__eol__4.2.4 译码器实现逻辑函数 （74）__eol__4.2.5 数据选择器实现逻辑函数 （76）__eol__4.2.6 算术逻辑单元的设计 （77）__eol__4.3 竞争-冒险 （81）__eol__4.3.1 竞争-冒险的定义 （81）__eol__4.3.2 消除竞争-冒险的方法 （82）__eol__本章小结 （83）__eol__习题4 （83）__eol__第5章 Verilog HDL设计基础 （85）__eol__5.1 Verilog HDL的基本结构 （85）__eol__5.1.1 模块 （85）__eol__5.1.2 Verilog HDL的描述方式 （87）__eol__5.2 Verilog HDL的基本要素 （89）__eol__5.2.1 常量 （90）__eol__5.2.2 变量和数据类型 （91）__eol__5.2.3 运算符及表达式 （94）__eol__5.3 Verilog HDL的基本语句 （96）__eol__5.3.1 结构说明语句 （96）__eol__5.3.2 赋值语句 （98）__eol__5.3.3 块语句 （99）__eol__5.3.4 条件语句 （100）__eol__5.4 常用组合逻辑电路的Verilog HDL程序举例 （105）__eol__5.4.1 编码器 （105）__eol__5.4.2 译码器 （107）__eol__5.4.3 其他组合逻辑电路 （109）__eol__5.4.4 层次化设计 （111）__eol__本章小结 （112）__eol__习题5 （113）__eol__第6章 存储记忆器件 （115）__eol__6.1 双稳态器件 （115）__eol__6.2 锁存器 （116）__eol__6.2.1 基本锁存器 （116）__eol__6.2.2 门控SR锁存器 （118）__eol__6.2.3 D锁存器 （120）__eol__6.3 触发器 （121）__eol__6.3.1 主从型SR触发器 （121）__eol__6.3.2 主从型JK触发器 （123）__eol__6.3.3 主从型D触发器 （124）__eol__6.3.4 边沿触发器 （125）__eol__6.4 触发器的逻辑功能描述 （126）__eol__6.4.1 SR触发器的逻辑功能描述 （127）__eol__6.4.2 D触发器的逻辑功能描述 （128）__eol__6.4.3 JK触发器的逻辑功能描述 （128）__eol__6.4.4 T和T'触发器的逻辑功能描述 （129）__eol__6.4.5 触发器功能转换 （130）__eol__6.4.6 带有异步置位、复位端的触发器 （131）__eol__6.5 存储器 （133）__eol__6.5.1 只读存储器（ROM） （133）__eol__6.5.2 随机存储器（RAM） （136）__eol__6.5.3 存储器容量的扩展 （139）__eol__6.5.4 存储器应用 （141）__eol__6.6 可编程逻辑器件（PLD） （145）__eol__6.6.1 简单PLD原理 （146）__eol__6.6.2 复杂PLD原理 （148）__eol__6.6.3 CPLD结构与原理 （149）__eol__6.6.4 FPGA结构与原理 （151）__eol__本章小结 （153）__eol__习题6 （154）__eol__第7章 常用时序逻辑电路 （156）__eol__7.1 寄存器 （156）__eol__7.1.1 普通寄存器 （156）__eol__7.1.2 移位寄存器 （157）__eol__7.2 二进制计数器 （160）__eol__7.2.1 同步二进制计数器 （160）__eol__7.2.2 异步二进制计数器 （162）__eol__7.2.3 移位寄存型计数器 （163）__eol__7.3 十进制计数器 （165）__eol__7.4 中规模集成计数器 （166）__eol__7.4.1 同步二进制计数器 （167）__eol__7.4.2 同步十进制计数器 （169）__eol__7.4.3 异步计数器 （170）__eol__7.4.4 其他计数器 （171）__eol__7.5 任意进制计数器 （173）__eol__7.5.1 MN （177）__eol__7.6 常用时序逻辑电路的Verilog HDL程序设计 （183）__eol__7.6.1 时序逻辑电路Verilog HDL程序设计的特点 （183）__eol__7.6.2 Verilog HDL程序举例 （184）__eol__本章小结 （186）__eol__习题7 （186）__eol__第8章 时序逻辑电路及数字系统设计 （189）__eol__8.1 时序逻辑电路 （189）__eol__8.1.1 时序逻辑电路的功能描述 （189）__eol__8.1.2 时序逻辑电路的分析 （190）__eol__8.1.3 有限状态机 （194）__eol__8.2 时序逻辑电路设计 （195）__eol__8.2.1 时序逻辑电路设计的一般__eol__步骤 （196）__eol__8.2.2 时序逻辑电路设计举例 （197）__eol__8.3 数字系统设计 （200）__eol__8.3.1 数字系统的组成 （200）__eol__8.3.2 算法状态机 （202）__eol__8.3.3 简单数字系统设计 （202）__eol__8.3.4 状态机编程 （206）__eol__8.3.5 Verilog HDL程序举例 （208）__eol__本章小结 （218）__eol__习题8 （218）__eol__第