目 录__eol____eol__第1章 导论 1__eol__1.1 半导体芯片技术概论 1__eol__1.2 集成半导体器件技术 5__eol__1.3 工艺技术与设计规则 8__eol__1.3.1 简介 8__eol__1.3.2 CMOS工艺 8__eol__1.3.3 设计规则 10__eol__习题 13__eol__第2章 数字集成电路设计 14__eol__2.1 CMOS电路设计 14__eol__2.1.1 CMOS反相器设计 14__eol__2.1.2 CMOS组合逻辑电路设计 15__eol__2.2 时序电路设计 17__eol__2.2.1 概述 17__eol__2.2.2 静态元件 20__eol__2.2.3 动态元件 24__eol__习题 28__eol__第3章 数字集成电路系统设计 29__eol__3.1 数字芯片设计策略 29__eol__3.1.1 引言 29__eol__3.1.2 数字芯片设计的基本策略 30__eol__3.1.3 数字芯片设计的流程 30__eol__3.1.4 数字芯片设计的优化技术 31__eol__3.1.5 数字芯片设计的发展趋势 32__eol__3.2 互连线设计 33__eol__3.2.1 互连线设计概述 33__eol__3.2.2 互连参数 34__eol__3.2.3 互连线模型 37__eol__3.2.4 SPICE模型 45__eol__3.2.5 小结 46__eol__3.3 系统中的时序问题 46__eol__3.3.1 基本时序概念 46__eol__3.3.2 时序路径 50__eol__3.3.3 时序约束 51__eol__3.3.4 静态时序分析 62__eol__3.4 运算功能块设计 64__eol__3.4.1 数据通路 64__eol__3.4.2 运算单元 69__eol__3.5 存储器和阵列结构 90__eol__3.5.1 存储器简介 90__eol__3.5.2 SRAM 92__eol__3.5.3 行电路 101__eol__3.5.4 列电路 105__eol__第4章 人工智能与深度学习 110__eol__4.1 人工智能 110__eol__4.2 深度学习 112__eol__4.3 卷积神经网络 113__eol__4.3.1 卷积神经网络的算法特征 113__eol__4.3.2 卷积神经网络的层级结构 116__eol__4.3.3 卷积神经网络加速运算 117__eol__第5章 人工智能芯片简介 124__eol__5.1 人工智能芯片的定义 124__eol__5.2 人工智能芯片的发展历史 124__eol__5.3 人工智能芯片的分类 125__eol__5.3.1 基于应用领域的分类 125__eol__5.3.2 基于计算架构的分类 125__eol__5.4 人工智能芯片的应用 127__eol__5.4.1 人工智能芯片在计算机视觉领域的应用 127__eol__5.4.2 人工智能芯片在自然语言处理领域的应用 129__eol__5.4.3 人工智能芯片在语音识别领域的应用 130__eol__5.4.4 人工智能芯片在嵌入式系统领域的应用 130__eol__5.4.5 人工智能芯片在医疗健康领域的应用 131__eol__5.5 总结 132__eol__5.5.1 人工智能芯片的发展和应用前景 132__eol__5.5.2 发展人工智能芯片的挑战和机遇 132__eol__第6章 人工智能芯片数据流设计 134__eol__6.1 卷积神经网络模型分析 134__eol__6.2 块浮点数设计 137__eol__6.2.1 浮点数量化分析 137__eol__6.2.2 块浮点数结构设计 138__eol__6.2.3 无偏差溢出数据处理 140__eol__6.3 卷积神经网络数据量化算法 141__eol__6.3.1 轻量级块划分模式 141__eol__6.3.2 低位块浮点数设计 144__eol__6.3.3 面向硬件加速器的块浮点数据流结构 145__eol__6.3.4 四阶误差分析模型 147__eol__6.4 卷积神经网络稀疏化算法 149__eol__6.4.1 卷积层稀疏化算法 150__eol__6.4.2 全连接层稀疏化算法 153__eol__6.4.3 卷积神经网络整体稀疏化算法 156__eol__6.5 基于Low-Rank特性的加速算法 158__eol__6.5.1 卷积神经网络的Low-Rank特性 158__eol__6.5.2 基于Low-Rank的卷积层加速方案 162__eol__6.5.3 基于奇异值分解的全连接层加速方案 165__eol__6.5.4 总体加速方案 166__eol__6.5.5 实验结果与分析 168__eol__习题 173__eol__第7章 人工智能芯片架构设计 175__eol__7.1 卷积神经网络加速器整体设计 175__eol__7.1.1 加速器设计分析 175__eol__7.1.2 加速器系统架构 179__eol__7.1.3 硬件架构运行机理 181__eol__7.2 加速器系统控制策略 182__eol__7.2.1 基于循环分块的卷积运算策略 182__eol__7.2.2 存算并行与流水控制 184__eol__7.3 卷积层加速器设计 186__eol__7.3.1 卷积加速器整体设计 186__eol__7.3.2 混合计算分析 187__eol__7.3.3 混合算术卷积引擎设计 188__eol__7.3.4 片上存储系统设计 190__eol__7.3.5 稀疏化卷积计算调度系统 192__eol__7.4 全连接层加速器设计 194__eol__7.4.1 全连接层存储方案 194__eol__7.4.2 计算单元设计 195__eol__7.5 存储管理单元 195__eol__7.5.1 存储管理单元的重要性 196__eol__7.5.2 存储管理单元架构设计 197__eol__7.5.3 系统带宽需求分析 205__eol__7.5.4 缓存设计和其他模块的协调工作 206__eol__7.5.5 缓存设计比较 207__eol__习题 209__eol__附录A 211__eol__参考文献 212